%0 Unpublished work
%T Phadeo : un environnement pour FPGA virtuel
%+ Lab-STICC_ENSTAB_CACS_MOCS
%+ Lab-STICC_UBO_CACS_MOCS
%A Tleye, Sebastián
%A Teodorov, Ciprian
%A Fabiani, Erwan
%A Lagadec, Loic
%Z Texte issu de COMPAS'2015
%8 2015-07-22
%D 2015
%K Mots-clés : FPGA
%K virtualisation
%K prototypage virtuel
%Z Computer Science [cs]/Hardware Architecture [cs.AR]Preprints, Working Papers, ...
%X Les FPGAs virtuels présentent de nombreux avantages : portabilité du bitstream, gestion de l'obsolescence, etc. acquis au prix d'une perte en performances (surface, fréquence) et de la mise au point d'un environnement d'exploitaiton adéquat. Cet article présente Phadeo, un environnement issu de Madeo, développé dans le cadre du projet ANR ARDyT, qui permet d'évaluer les architectures reconfigurables au travers d'outils d'exploitation. Phadeo est dével-lopé en Pharo [1], un langage et environnement inspiré de Smalltalk, et possède de bonnes caractéristiques telles que l'extensibilité ou la modification
%G French
%2 https://hal.univ-brest.fr/hal-01179474/document
%2 https://hal.univ-brest.fr/hal-01179474/file/compas2015.pdf
%L hal-01179474
%U https://hal.univ-brest.fr/hal-01179474
%~ UNIV-BREST
%~ INSTITUT-TELECOM
%~ ENSTA-BRETAGNE
%~ CNRS
%~ UNIV-UBS
%~ ENSTA-BRETAGNE-STIC
%~ LAB-STICC_UBO_CACS
%~ LAB-STICC_UBO
%~ ENIB
%~ LAB-STICC_ENIB
%~ LAB-STICC
%~ IBNM
%~ INSTITUTS-TELECOM